Chip Floor Plan

Floor Plan이란?

-. IC 설계 공정에서의 레이아웃의 일부를 말하는 것

-. Transistor 배치가 아닌 Block 단위 배치를 말함

 

Chip floor plan을 할 때 고려해야 할 3가지

-. Noise의 영향

   The farer distance between analog and digital ckt, the lowernoise effect to analog from digital

   (1) Noise의 민감도는 Digital에서 Analog로 갈 수록 민감도가 커지지만,

        Noise는 Analog에서 Digital로 갈수록 커짐

   (2) Analog와 Digital의 Power는 반드시 분리하며, 특별히 주의가 필요한 Block의 경우 추가로 Power를 분리

-. 배선의 간소화

   The sensitive analog lines are as short as possible

-. Chip 면적의 최소화

   Considering the cost, we must care the smallest chip Area floor plane